Sfoglia per Relatore
Definizione, Sviluppo ed Implementazione di un'estensione per abilitare l’esecuzione multi-contesto in machine-mode in un processore RISC-V
2022/2023 FAZZINI, LEONARDO
Implementazione e Comparazione delle Reti Neurali YOLO su CPU, GPU e FPGA per Applicazioni Aerospaziali.
2023/2024 DE PANFILIS, ALESSIO
Studio delle prestazioni temporali di acceleratori implementati su area riconfigurabile su Xilinx Versal
2022/2023 DIELLA, LORENZO
Sviluppo di Applicazioni Hardware/Software su Piattaforme Many-Core Eterogenee Riconfigurabili Integrate su Chip
2023/2024 DI GIOVANNI, LAVINIA
| Tipo | Anno accademico | Titolo | Autore | file(s) |
|---|---|---|---|---|
| Laurea magistrale (Postgraduate Degree) | 2022/2023 | Definizione, Sviluppo ed Implementazione di un'estensione per abilitare l’esecuzione multi-contesto in machine-mode in un processore RISC-V | FAZZINI, LEONARDO | |
| Laurea magistrale (Postgraduate Degree) | 2023/2024 | Implementazione e Comparazione delle Reti Neurali YOLO su CPU, GPU e FPGA per Applicazioni Aerospaziali. | DE PANFILIS, ALESSIO | |
| Laurea magistrale (Postgraduate Degree) | 2022/2023 | Studio delle prestazioni temporali di acceleratori implementati su area riconfigurabile su Xilinx Versal | DIELLA, LORENZO | |
| Laurea magistrale (Postgraduate Degree) | 2023/2024 | Sviluppo di Applicazioni Hardware/Software su Piattaforme Many-Core Eterogenee Riconfigurabili Integrate su Chip | DI GIOVANNI, LAVINIA |
Legenda icone
- File disponibili sulla rete interna
- File non disponibili
- File sotto embargo