SRAM in tecnologia CMOS NAND: integrazione verticale della cella SRAM e della periferia con ridondanza e controllo di parità
BRUKA, ALIDA
2025/2026
File in questo prodotto:
| File | Dimensione | Formato | |
|---|---|---|---|
|
Tesi di Laurea Magistrale Alida Bruka (2).pdf
File non disponibile
Dimensione
4.66 MB
Formato
Adobe PDF
|
4.66 MB | Adobe PDF | Contatta l'autore |
I documenti in UNITESI sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
Il download dei file è consentito soltanto per chi si collega da rete interna o da proxy.
Utilizza questo identificativo per citare o creare un link a questo documento:
https://hdl.handle.net/20.500.12319/27018