Sfoglia per Relatore
Mostrati risultati da 1 a 8 di 8
Analisi delle prestazioni temporali di Cortex A72 (APU) e Cortex R5 (RPU) su Xilinx Versal sotto carichi computation-bound e memory-bound.
2022/2023 MASTRODICASA, IRENE
Analisi e valutazione delle prestazioni temporali dell'AI Engine di Xilinx Versal sotto carichi computation-bound e memory-bound.
2022/2023 IZZI, SOFIA
Analisi, progettazione e implementazione di un regolatore di bandwidth di memoria per piattaforme on-chip eterogenee
2024/2025 CONSORTE, LUCALBERTO MARIA
Definizione, Sviluppo ed Implementazione di un'estensione per abilitare l’esecuzione multi-contesto in machine-mode in un processore RISC-V
2022/2023 FAZZINI, LEONARDO
Implementazione e Comparazione delle Reti Neurali YOLO su CPU, GPU e FPGA per Applicazioni Aerospaziali.
2023/2024 DE PANFILIS, ALESSIO
Meccanismi di partizionamento della memoria per l'esecuzione multi-contesto su un microcontrollore RISC-V
2024/2025 GRAZIOSI, MANUEL
Studio delle prestazioni temporali di acceleratori implementati su area riconfigurabile su Xilinx Versal
2022/2023 DIELLA, LORENZO
Sviluppo di Applicazioni Hardware/Software su Piattaforme Many-Core Eterogenee Riconfigurabili Integrate su Chip
2023/2024 DI GIOVANNI, LAVINIA
Mostrati risultati da 1 a 8 di 8
Legenda icone
- File disponibili sulla rete interna
- File non disponibili
- File sotto embargo